视频选集 0 课程介绍 1-1 计算机系统的组成 1-2 计算机的发展 1-3 计算机硬件 1-4 计算机软件 1-5 计算机系统的层次结构 1-6 计算机的基本工作原理 1-7 计算机系统的性能指标—（1）基本性能指标 1-7 计算机系统的性能指标—（2）与运算速度相关的性能指标 2-1 数据表示的相关基本概念 2-2 进位计数制及其数据之间的相互转换 2-3-1 定点数的编码—原码 2-3-2 定点数的编码—补码 2-3-3 定点数的编码—反码 2-3-4 定点数的编码—移码 2-3-5 定点数的编码—原码、补码、反码、移码之间的转换 2-3-6 定点数的编码—习题课 2-4-1 浮点数的表示—浮点数的表示形式和表示范围 2-4-2 浮点数的表示—浮点数的规格化 2-4-3 浮点数的表示—IEEE 754 浮点数标准 2-5 C语言中的数据类型及转换 3-1-1 移位运算 — 逻辑移位 3-1-2 移位运算 — 算术移位 3-1-3 移位运算 — 循环移位 3-2-1 定点数的加法和减法运算 — 补码加减法运算公式 3-2-2 定点数的加法和减法运算 — 补码加减法运算的溢出检测 3-2-3 定点数的加法和减法运算 — 逻辑代数和逻辑门 3-2-4 定点数的加法和减法运算 — 一位全加器的硬件逻辑实现 3-2-5 定点数的加法和减法运算 — 串行进位加法器的硬件逻辑实现 3-2-6 定点数的加法和减法运算 — 先行进位加法器的硬件逻辑实现 3-3-1 无符号数乘法运算的硬件逻辑实现 3-3-2 定点数的乘法运算 — 原码乘法运算的硬件逻辑实现 3-3-3 定点数的乘法运算 — 补码乘法运算的硬件逻辑实现 3-3-4 定点数的乘法运算 — 无符号阵列乘法器 3-3-5 定点数的乘法运算 — 补码阵列乘法器 3-4-1 定点数的除法运算 — 原码除法运算 — 恢复余数法 3-4-2 定点数的除法运算 — 原码除法运算 — 不恢复余数法 3-4-3 定点数的除法运算 — 补码除法运算 — 不恢复余数法 3-5-1 浮点运算 — 浮点加减法运算 3-5-2 浮点运算 — IEEE 754 浮点加减法运算 3-5-3 浮点运算 —浮点乘法运算 3-5-4 浮点运算 —浮点除法运算 3-6 运算器 4-1 存储器概述 4-1-1 存储器概述 — 存储器分类 4-1-2 存储器概述 —存储器性能指标和存储系统层次结构 4-1-3 存储器概述 — 主存的基本结构 4-1-4 存储器概述 — 用于地址译码的译码结构 4-1-5 存储器概述 — 主存中数据的存放 4-2-1 静态随机存取存储器SRAM — 存储元 4-2-2 静态随机存取存储器SRAM — 存储元扩展和存储阵列扩展 4-2-3 静态随机存取存储器SRAM — 存储器结构及其芯片实例 4-3-1 动态随机存取存储器DRAM — 存储元及其扩展 4-3-2 动态随机存取存储器DRAM — 存储器的动态刷新 4-3-3 动态随机存取存储器DRAM — 存储器芯片实例和DRAM发展 4-4 只读存储器ROM简介 4-5-1 主存的扩展及其与CPU的连接 — 位扩展 4-5-2 主存的扩展及其与CPU的连接 — 字扩展 4-5-3 主存的扩展及其与CPU的连接 — 字位同时扩展 4-5-4 主存的扩展及其与CPU的连接 — 习题课 4-6-1 主存系统的优化 — 双端口存储器 4-6-2 主存系统的优化 — 单体多字存储器 4-6-3 主存系统的优化 — 多体交叉存储器 —（1） 高位多体交叉 4-6-3 主存系统的优化 — 多体交叉存储器 —（2） 低位多体交叉 4-7-1 高速缓冲存储器cache—cache的相关基本概念 4-7-2 高速缓冲存储器cache—cache的读、写流程 4-7-3 高速缓冲存储器cache — 地址映射 — （1）直接映射 4-7-3 高速缓冲存储器cache — 地址映射 — （2）直接映射 （习题课） 4-7-3 高速缓冲存储器cache — 地址映射 — （3）全相联映射 4-7-3 高速缓冲存储器cache — 地址映射 — （4）组相联映射 4-7-3 高速缓冲存储器cache — 地址映射 — （5）习题课 4-7-4 高速缓冲存储器cache — 替换算法（1） 4-7-4 高速缓冲存储器cache — 替换算法（2）习题课1 4-7-4 高速缓冲存储器cache — 替换算法（3）习题课2 4-7-5 高速缓冲存储器cache — 写入策略 4-7-6 高速缓冲存储器cache — cache的分类和应用 4-8-1 虚拟存储器 — 相关概念和基本工作原理 4-8-2 虚拟存储器 — 页式虚拟存储器 — （1）概述 4-8-2 虚拟存储器 — 页式虚拟存储器 — （2）地址映射和页表 4-8-2 虚拟存储器 — 页式虚拟存储器 — （3）访问流程 4-8-2 虚拟存储器 — 页式虚拟存储器 — （4）使用快表TLB加速地址转换 4-8-2 虚拟存储器 — 页式虚拟存储器 — （5）基于TLB、cache的访存流程 4-8-2 虚拟存储器 — 页式虚拟存储器 — （6）习题课 5-1 指令系统概述 5-2-1 指令格式 —（1）指令的一般格式和指令字长 5-2-2 指令格式 — 指令中的地址码字段 5-2-3 指令格式 — 指令中的操作码字段 5-3-1 寻址方式 — 概述 5-3-2 寻址方式 — 指令寻址方式 5-3-3 寻址方式 —— 操作数寻址方式（1） 5-3-3 寻址方式 —— 操作数寻址方式（2） 5-3-4 寻址方式 —— 习题课 5-4 指令的操作类型 5-5 复杂指令集计算机和精简指令集计算机 5-6 本章综合习题课（1） 5-6 本章综合习题课（2） 5-6 本章综合习题课（3） 6-1 中央处理器概述 6-2-1 指令的执行过程 — 指令执行的一般流程 6-2-2 指令的执行过程 — 指令周期 6-2-3 指令的执行过程 — 指令周期各阶段的数据流 6-3-1 数据通路 — CPU内部单总线结构 6-3-2 数据通路 — 习题课（1） 6-3-2 数据通路 —习题课（2） 6-3-2 数据通路 —— 习题课（3） 6-4-1 控制器 —— CPU的时序及其控制方式 6-4-2 控制器 —— 时序发生器 6-4-3 控制器 —— 三级时序硬布线控制器（1）—— 概述 6-4-3 控制器 —— 三级时序硬布线控制器（2）—— 设计 6-4-4 控制器 —— 现代时序硬布线控制器 6-4-5 控制器 —— 微程序控制器（1）—— 相关基本概念 6-4-5 控制器 —— 微程序控制器（2）—— 微程序控制器的组成 6-4-5 控制器 —— 微程序控制器（3）—— 下一个微地址的形成 6-4-5 控制器 —— 微程序控制器（4）—— 微指令设计 6-4-5 控制器 —— 微程序控制器（5）—— 微程序设计 6-4-5 控制器 —— 微程序控制器（6）—— 微指令中操作控制字段的表示方法 6-4-5 控制器 —— 微程序控制器（7）—— 水平型微指令和垂直型微指令 6-4-5 控制器 —— 微程序控制器（8）—— 微程序控制器的设计流程 6-4-6 异常与中断（1）—— 相关基本概念 6-4-6 异常与中断（2）—— 异常与中断的处理过程 6-4-6 异常与中断（3）—— 为CPU增加中断处理功能（1）——数据通路部分 6-4-6 异常与中断（3）—— 为CPU增加中断处理功能（2）——硬布线控制器的改造 6-4-6 异常与中断（3）—— 为CPU增加中断处理功能（3）——微程序控制器的改造 6-4-6 异常与中断（4）—— 中断服务程序
